• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供之功率金氧半場效電晶體，包括半導體區自半導體基板的上表面延伸至半導體基板中，且半導體區為第一導電型。閘極介電層與閘極位於半導體區上。第二導電型的漂移區自半導體基板之上表面延伸至半導體基板中，且第一導電型與第二導電型之電性相反。部份的介電層位於漂移區之上表面上並接觸漂移區之上表面。導電性的場板位於介電層上。源極區與汲極區位於閘極相反的兩側上。汲極區接觸漂移區。底金屬層位於場板上。
    公开号:TW201322446A
    申请号:TW101115929
    申请日:2012-05-04
    公开日:2013-06-01
    发明作者:Chih-Chang Cheng；Fu-Yu Chu；Ruey-Hsin Liu；Hsiao-Chin Tuan
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L29-00
    专利说明:
    功率金氧半場效電晶體與其形成方法
    本發明係關於半導體元件，更特別關於功率金氧半場效電晶體與其形成方法。
    功率金氧半場效電晶體(Power MOSFET)之漂移區含有低掺雜濃度的p型或n型雜質。低掺雜濃度的漂移區會造成高崩潰電壓的功率金氧半場效電晶體。習知的金氧半場效電晶體具有淺溝槽隔離(STI)區延伸至每一閘極下方。汲極側的漂移區延伸至閘極下方並鄰接通道區，且汲極側的漂移區與通道區具有相反電性。通道區亦延伸至閘極下方。
    本發明一實施例提供一種功率金氧半場效電晶體，包括：半導體基板；半導體區自半導體基板的上表面延伸至半導體基板中，且半導體區為第一導電型；閘極介電層位於半導體區上；閘極位於閘極介電層上；第一漂移區自半導體基板之上表面延伸至半導體基板中，其中第一漂移區為第二導電型，且第一導電型與第二導電型之電性相反；介電層，且介電層之第一部份位於第一漂移區之上表面上並接觸第一漂移區之上表面；場板位於介電層上，其中場板為導電性，且場板之第一部份位於介電層之第一部份上；源極區位於閘極的第一側上；汲極區位於閘極的第二側上，且閘極的第一側與閘極的第二側相反，其中汲極區接觸第一漂移區；以及底金屬層位於場板上。
    本發明一實施例提供一種功率金氧半場效電晶體，包括：半導體基板；半導體區位於半導體基板的上表面，其中半導體區為第一導電型；閘極介電層位於半導體區上；閘極位於閘極介電層上；第一漂移區自半導體基板之上表面延伸至半導體基板中，其中第一漂移區之邊緣實質上對準閘極之邊緣；第二漂移區位於第一漂移區下並對準第一漂移區，其中部份第一漂移區與部份第二漂移區之間隔有第一導電型的區域，以及其中第一漂移區與第二漂移區為第二導電型，且第一導電型與第二導電型之電性相反；源極區緊鄰閘極；以及汲極區接觸第一漂移區，其中源極區與汲極區分別位於閘極的相反兩側，以及其中汲極區與閘極之間隔有部份的第一漂移區。
    本發明一實施例提供一種功率金氧半場效電晶體的形成方法，包括：形成閘極介電層於半導體區上，其中半導體區為第一導電型；形成閘極於閘極介電層上；在形成閘極後，佈植半導體區以形成第一漂移區，其中第一漂移區之邊緣對準閘極之邊緣；佈植半導體區以形成第二漂移區於第一漂移區下，且第二漂移區垂直對準第一漂移區，其中第一漂移區與第二漂移區為第二導電型，第一導電型與第二導電型之電性相反，且第一漂移區與第二漂移區之間隔有部份半導體區；形成源極區於閘極的第一側；以及形成汲極區於閘極的第二側，其中汲極區延伸至第一漂移區的第一部份中，以及其中汲極區與閘極之間隔有第一漂移區的第二部份。
    下述內容將揭示製造及使用的實施例。可以理解的是，這些實施例提供多種發明概念，並可以多種特定方式實施。下述的特定實施例僅用以舉例，而非侷限本發明。
    下述的各種實施例將提供功率金氧半場效電晶體與其形成方法。形成功率金氧半場效電晶體之中間製程與其變化亦詳述於實施例中。在實施例與圖示中，將以相同標號標示相同單元。
    如第1圖所示，提供半導體基板20。半導體基板20可為結晶矽或其他半導體材料如矽鍺合金、碳化矽、或類似物。N+埋層(NBL)22係形成於部份的半導體基板20中，其中N+埋層22臨近半導體基板20的上表面下。N+埋層22之形成方法可為佈植n型掺質至半導體基板20的中間區域中。舉例來說，N+埋層22之形成方法可為佈植濃度介於約1×1017/cm3至約1×1019/cm3之間，但亦可為更高濃度的磷。在其他實施例中，可佈植其他n型掺質如砷或銻。在某些實施例中，N+埋層22之形成方法可為佈植半導體基板20的表面後以形成N+埋層，再磊晶成長半導體層於N+埋層22上。接著以佈植法形成N型井區24與P型井區26於磊晶成長的半導體中。
    N型井區24係形成於半導體基板中，由半導體基板20之上表面延伸至接觸N+埋層22。N型井區24之形成方法可為佈植n型雜質至半導體基板20中。P型井區26亦形成於N+埋層22上，且由半導體基板20之上表面延伸至N+埋層22。P型井區26之掺雜濃度可介於約1015/cm3至約1017/cm3，但亦可為更高或更低的濃度。N型井區24之邊緣接觸P型井區26之邊緣。必需注意的是，雖然第1圖之上視圖(未圖示)只顯示N型井區24的一側，但N型井區24可為環狀(比如矩形環)包圍P型井區26。
    隔離區30亦由半導體基板20之上表面延伸至半導體基板20中。隔離區30可為淺溝槽隔離區，但亦可為其他種類的隔離區如場氧化物區。場氧化物區可為熱氧化矽，其形成方法可為局部氧化半導體基板20。
    第2圖顯示一實施例中，閘極介電層32與閘極34的形成步驟。在某些實施例中，沉積閘極介電層32以覆蓋部份P型井區26。閘極介電層32可為氧化矽、氮化矽、高介電常數材料、上述之多層結構、或上述之組合。閘極34係沉積於閘極介電層32上。閘極34可為導電材料如掺雜的多晶矽、金屬、金屬合金、或類似物。進行第一圖案化步驟可圖案化閘極介電層23與閘極34，以露出出部份P型井區26。接著進行佈植掺雜露出的P型井區26，以形成P型體區38。在某些實施例中，P型體區38之p型雜質濃度高於P型井區26之p型雜質濃度。舉例來說，P型體區38之p型雜質濃度可介於約1016/cm3至約1018/cm3之間，但亦可為更高或更低的濃度。佈植製程可為斜向，因此P型體區38可直接延伸至閘極34下方。
    在形成P型體區38後進行第二圖案化步驟，以進一步圖案化閘極介電層32與閘極34，形成第3圖所示之結構。如第3圖所示，閘極34之邊緣34A與最接近的隔離區30A之間隔有部份的P型井區26。
    接著如第4圖所示，進行一或多個佈植製程以形成N型漂移區40。在某些實施例中，N型漂移區40為單一的N型漂移區40-1。在其他實施例中，N型漂移區40為多個N型漂移區40-1至40-n，其中n為大於1的整數如2、3、4、5、或更大的整數。N型漂移區40之n型雜質濃度可介於約1015/cm3至1017/cm3之間，但亦可為較高或較低的濃度。為形成N型漂移區40，需先以光阻41覆蓋P型體區38與其他不需佈植的區域。在形成N型漂移區40後，再移除光阻40。N型漂移區40-1自半導體基板20之上表面延伸至半導體基板20中。由於閘極34為佈植N型漂移區40時的遮罩，N型漂移區40的邊緣40A實質上對準閘極34之邊緣34A。如此一來可最小化閘極34與N型漂移區40之間的電容。在某些實施例中，N型漂移區40-1的深度介於約0.02μm至約1μm之間。
    如第4圖所示，其他N型漂移區40-2至40-n的形成方法為其他佈植步驟，而其他佈植步驟的佈植能量高於形成N型漂移區40-1之佈植能量。N型漂移區40的數目n，部份取決於最後形成的個別功率金氧半場效電晶體100(第7圖)所需的崩潰電壓。當N型漂移區40的數目n越小，其崩潰電壓越大。
    在某些實施例中，N型漂移區40-1至40-n之間彼此相隔有部份的P型井區26。換言之，部份的P型井區26插置於每一N型漂移區40-1至40-n之間。綜上所述，部份的P型井區26電性絕緣每一N型漂移區40-1至40-n，且每一N型漂移區40-1至40-n為電性浮置。
    在其他實施例中，N型井區42之形成方法可為佈植法。N型井區42可形成於N型漂移區40的右側，而N型井區42的左側接觸N型漂移區40的右側。在其他實施例中，N型井區42可與N型漂移區40的右邊部份重疊。綜上所述，在上述重疊的部份中，其掺雜濃度為N型井區42與N型漂移區40之掺雜濃度的總合。N型井區42之n型掺雜濃度可稍微高於N型漂移區40。形成N型井區42可採用額外的光阻(未圖示)。N型井區42的下表面42A與N+埋層22之上表面22A之間隔有部份的P型井區26。在其他實施例中，N型井區42的下表面42A接觸N+埋層22之上表面22A。N型井區42可接合N型漂移區40-1至40-n，以電性耦合所有的N型漂移區40。N型井區42的邊緣42B與N型漂移區40-1的邊緣40A之間隔有一段距離。綜上所述，N型井區42與閘極34之間隔有部份的N型漂移區40-1。
    如第5圖所示，形成閘極間隔物44於閘極介電層32與閘極34之邊緣上。接著形成源極區46在個別的功率金氧半場效電晶體之源極側的P型體區38上。汲極區48係形成於功率金氧半場效電晶體之汲極側上，且汲極區48延伸至N型漂移區40-1中。汲極區48可經由N型漂移區40-2延伸至N型漂移區中。P型拾取區50亦形成於P型體區38中。形成於N型井區24中的N型拾取區52，可作為N型井區24與N+埋層22的拾取區。源極區46、汲極區48、與N型拾取區52的形成方法可為佈植n型掺質，比如濃度介於1×1019/cm3至2×1021/cm3的磷。在其他實施例中，亦可採用其他n型掺質如砷、銻、或上述之組合。P型拾取區50之形成方法可為佈植p型掺質，比如濃度介於1×1019/cm3至2×1021/cm3的硼、銦、或類似物。
    如第6圖所示，形成介電層56與場板58。介電層56可為氧化矽、氮化矽、氮氧化矽、高介電常數材料、上述之組合、或上述之多層結構。介電層56之厚度T可介於約100至約2500 之間，但亦可為其他厚度。介電層56之厚度T取決於個別功率金氧半場效電晶體100(第7圖)所需之崩潰電壓。介電層56之厚度T越大則功率金氧半場效電晶體100之崩潰電壓越高，而介電層56之厚度T越小則功率金氧半場效電晶體100之崩潰電壓越低。介電層56可實質地順應性形成於下方結構上，即介電層56之水平部份的厚度與垂直部份(形成於閘極間隔物44之側壁上)的厚度實質上相同。此外，介電層56之第一部份可位於閘極34上並對準閘極34，且介電層56之第二部份可位於N型漂移區40上並對準N型漂移區40。介電層56之第一部份的上表面可高於第二部份的上表面。介電層56之第一部份的下表面可物理接觸閘極34的上表面，而介電層56之第二部份的下表面可物理接觸N型漂移區40-1的上表面。
    場板58之組成可為導電材料如多晶矽、金屬、金屬矽化物、或類似物。部份的場板58可位於部份的N型漂移區40上並對準部份的N型漂移區40。在某些實施例中，介電層56與場板58不具有任何部份位於閘極34上並對準閘極34。綜上所述，虛線區域59中可不存在任何介電層56與場板58。如此一來，場板58之第一部份可位於閘極34上並對準閘極34，而場板58之第二部份可位於N型漂移區40上並對準N型漂移區40，其中場板58之第一部份的上表面高於場板58之第二部份的上表面。部份的閘極34(與源極側較近，且與汲極側較遠)並非垂直對準場板58，因此需形成接觸插塞以控制閘極34。在某些實施例中，場板58與N型漂移區40重疊的寬度W可大於約0.5μm。場板58之邊緣58A與汲極區48之間隔有部份的N型漂移區40-1。
    在某些實施例中，形成介電層56與場板58的方法包括毯覆式地形成介電層56，毯覆式地形成場板58於坦覆式的介電層56上，再進行蝕刻步驟以圖案化毯覆式的介電層56與毯覆式的場板58。圖案化毯覆式的介電層56與毯覆式的場板58之步驟可採用相同的微影光罩，使場板58之邊緣對準個別的介電層56之邊緣。在其他實施例中，圖案化毯覆式的介電層56與毯覆式的場板58之步驟採用不同的微影光罩，使場板58之邊緣不對準個別的介電層56之邊緣。舉例來說，虛線顯示圖案化的介電層56可延伸超出場板58的右側。
    如第7圖所示，形成功率金氧半場效電晶體100的其餘構件，舉例來說，可先形成構件如源極/汲極矽化物區62。接著形成接觸蝕刻停止層63、接觸插塞64、層間介電層66、與底金屬層M1之金屬線路68。可以理解的是，連接至閘極34之接觸插塞64的剖面不同於第7圖所示之剖面。連接至閘極34之接觸插塞亦未連接至圖示中的金屬線路68，且圖示中的金屬線路68與源極46及場板58內連線。底金屬層M1為多層金屬層中最低層的金屬層，而多層金屬層可形成於低介電常數之介電層中。舉例來說，金屬線路68可形成於低介電常數之介電層70中。在一實施例中，場板58係形成於底金屬層M1下方。此外，場板58之上表面低於接觸插塞64之上側邊緣。在某些實施例中，接觸插塞64可為鎢插塞。
    在某些實施例中，功率金氧半場效電晶體100的場板58可連線至源極區46。綜上所述，施加至場板58的電壓可與施加至源極區46的電壓相同。在其他實施例中，場板58連接至地線。在另一實施例中，場板58連接至固定電壓，而固定電壓介於地線電壓至電源電壓(VDD)之間。藉由與場板58電性耦合之電壓源72，可施加固定電壓至場板58。
    在操作功率金氧半場效電晶體100時，可施加固定偏壓至N型井區24與N+埋層22。上述固定偏壓高於地線電壓。固定偏壓可低於或接近一般的電源電壓(VDD)。
    第7圖所示之功率金氧半場效電晶體100為n型功率金氧半場效電晶體。在其他實施例中，亦可形成p型功率金氧半場效電晶體。p型功率金氧半場效電晶體之結構與第7圖類似，差別在N型井區24、N型漂移區40、N型井區42、源極區46、汲極區48、P型拾取區50、或類似物之導電型態相反。
    在一實施例中，可藉形成場板58增加功率金氧半場效電晶體100之崩潰電壓。具有場板之功率金氧半場效電晶體的崩潰電壓，明顯高於不具有場板之功率金氧半場效電晶體的崩潰電壓。舉例來說，模擬結果顯示具有場板之功率金氧半場效電晶體之崩潰電壓約為30V，而類似結構但不具有場板之功率金氧半場效電晶體之崩潰電壓約為15V。此外，由於第7圖中的N型漂移區40並未垂直重疊閘極34，可最小化閘極至汲極之間的電容，進而改善元件效能。多個N型漂移區40可形成縮減的表面場(RESURE)結構，可幫助減少閘極34之角落與N型漂移區40-1之間的電場。在此實施例中，N型漂移區40的形成步驟晚於閘極34與閘極介電層32的形成步驟。如此一來可降低N型漂移區40的熱預算，且對N型漂移區40的形狀控制較佳。
    本發明一實施例提供一種功率金氧半場效電晶體，包括半導體區自半導體基板的上表面延伸至半導體基板中，且半導體區為第一導電型。閘極介電層與閘極位於半導體區上。第二導電型的漂移區自半導體基板之上表面延伸至半導體基板中，且第一導電型與第二導電型之電性相反。部份的介電層位於漂移區之上表面上並接觸漂移區之上表面。導電性的場板位於介電層上。源極區與汲極區位於閘極相反的兩側上。汲極區接觸漂移區。底金屬層位於場板上。
    本發明一實施例提供一種功率金氧半場效電晶體，包括半導體區位於半導體基板的上表面，其中半導體區為第一導電型。閘極介電層位於半導體區上。閘極位於閘極介電層上。第一漂移區自半導體基板之上表面延伸至半導體基板中，其中第一漂移區之邊緣實質上對準閘極之邊緣。第二漂移區位於第一漂移區下並對準第一漂移區，其中部份第一漂移區與部份第二漂移區之間隔有第一導電型的區域。第一漂移區與第二漂移區為第二導電型，且第一導電型與第二導電型之電性相反。源極區緊鄰閘極。汲極區接觸第一漂移區。源極區與汲極區分別位於閘極的相反兩側。汲極區與閘極之間隔有部份的第一漂移區。
    本發明一實施例的方法形成閘極介電層於半導體區上，其中半導體區為第一導電型。形成閘極於閘極介電層上。在形成閘極後，佈植半導體區以形成第一漂移區，其中第一漂移區之邊緣對準閘極之邊緣。佈植半導體區以形成第二漂移區於第一漂移區下，且第二漂移區垂直對準第一漂移區。第一漂移區與第二漂移區為第二導電型，第一導電型與第二導電型之電性相反，且第一漂移區與第二漂移區之間隔有部份半導體區。形成源極區於閘極的第一側。形成汲極區於閘極的第二側。汲極區延伸至第一漂移區的第一部份中，且汲極區與閘極之間隔有第一漂移區的第二部份。
    雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    M1．．．底金屬層
    T．．．介電層厚度
    W．．．場板與N型漂移區重疊的寬度
    20．．．半導體基板
    22．．．N+埋層
    22A．．．N+埋層的上表面
    24、42．．．N型井區
    26．．．P型井區
    30、30A．．．隔離區
    32．．．閘極介電層
    34．．．閘極
    34A．．．閘極的邊緣
    38．．．P型體區
    40、40-1、40-2、40-n．．．N型漂移區
    40A．．．N型漂移區的邊緣
    41．．．光阻
    42A．．．N型井區的下表面
    42B．．．N型井區的邊緣
    44．．．閘極間隔物
    46．．．源極區
    48．．．汲極區
    50．．．P型拾取區
    52．．．N型拾取區
    56．．．介電層
    58．．．場板
    58A．．．場板的邊緣
    59．．．虛線區域
    62．．．源極/汲極矽化物區
    63．．．接觸蝕刻停止層
    64．．．接觸插塞
    66．．．層間介電層
    68．．．金屬線路
    70．．．低介電常數之介電層
    72．．．電壓源
    100．．．功率金氧半場效電晶體
    第1至7圖係本發明某些實施例中，形成功率金氧半場效電晶體之中間製程的剖視圖。
    M1．．．底金屬層
    20．．．半導體基板
    22．．．N+埋層
    24、42．．．N型井區
    26．．．P型井區
    30．．．隔離區
    32．．．閘極介電層
    34．．．閘極
    38．．．P型體區
    40、40-1．．．N型漂移區
    44．．．閘極間隔物
    46．．．源極區
    48．．．汲極區
    50．．．P型拾取區
    52．．．N型拾取區
    56．．．介電層
    58．．．場板
    62．．．源極/汲極矽化物區
    63．．．接觸蝕刻停止層
    64．．．接觸插塞
    66．．．層間介電層
    68．．．金屬線路
    70．．．低介電常數之介電層
    72．．．電壓源
    100．．．功率金氧半場效電晶體
    权利要求:
    Claims (10)
    [1] 一種功率金氧半場效電晶體，包括：一半導體基板；一半導體區自該半導體基板的上表面延伸至該半導體基板中，且該半導體區為一第一導電型；一閘極介電層位於該半導體區上；一閘極位於該閘極介電層上；一第一漂移區自該半導體基板之上表面延伸至該半導體基板中，其中該第一漂移區為一第二導電型，且該第一導電型與該第二導電型之電性相反；一介電層，該介電層之第一部份位於該第一漂移區之上表面上並接觸該第一漂移區之上表面；一場板位於該介電層上，其中該場板為導電性，且該場板之第一部份位於該介電層之第一部份上；一源極區位於該閘極的第一側上；一汲極區位於該閘極的第二側上，且該閘極的第一側與該閘極的第二側相反，其中該汲極區接觸該第一漂移區；以及一底金屬層位於該場板上。
    [2] 如申請專利範圍第1項所述之功率金氧半場效電晶體，其中該介電層更包括第二部份，且該介電層之第二部份位於該閘極之上表面上並接觸該閘極之上表面，以及其中該場板更包括一第二部份，且該場板之第二部份位於該閘極介電層之第二部份的上表面上並接觸該閘極介電層之第二部份的上表面。
    [3] 如申請專利範圍第1項所述之功率金氧半場效電晶體，更包括一第二漂移區位於該第一漂移區的下方並垂直對準該第一漂移區，其中該第二漂移區為第二導電型，以及其中該第一漂移區與該第二漂移區之間隔有第一導電型的一區域。
    [4] 如申請專利範圍第3項所述之功率金氧半場效電晶體，更包括第二導電型的一井區接觸該第一漂移區與該第二漂移區。
    [5] 一種功率金氧半場效電晶體，包括：一半導體基板；一半導體區位於該半導體基板的上表面，其中該半導體區為第一導電型；一閘極介電層位於該半導體區上；一閘極位於該閘極介電層上；一第一漂移區自該半導體基板之上表面延伸至該半導體基板中，其中該第一漂移區之邊緣實質上對準該閘極之邊緣；一第二漂移區位於該第一漂移區下並對準該第一漂移區，其中部份該第一漂移區與部份該第二漂移區之間隔有第一導電型的一區域，以及其中該第一漂移區與該第二漂移區為第二導電型，且第一導電型與第二導電型之電性相反；一源極區緊鄰該閘極；以及一汲極區接觸該第一漂移區，其中該源極區與該汲極區分別位於該閘極的相反兩側，以及其中該汲極區與該閘極之間隔有部份的該第一漂移區。
    [6] 如申請專利範圍第5項所述之功率金氧半場效電晶體，其中整個該第二偏移區與整個該第一偏移區之間隔有第一導電型的該區域，且不存在第二導電型的導電區以內連線該第一漂移區與該二漂移區。
    [7] 如申請專利範圍第5項所述之功率金氧半場效電晶體，更包括第二導電型的一井區，且該井區作為該第一漂移區與該第二漂移區之間的電性內連線。
    [8] 一種功率金氧半場效電晶體的形成方法，包括：形成一閘極介電層於一半導體區上，其中該半導體區為第一導電型；形成一閘極於該閘極介電層上；在形成該閘極後，佈植該半導體區以形成一第一漂移區，其中該第一漂移區之邊緣對準該閘極之邊緣；佈植該半導體區以形成一第二漂移區於該第一漂移區下，且該第二漂移區垂直對準該第一漂移區，其中該第一漂移區與該第二漂移區為第二導電型，第一導電型與第二導電型之電性相反，且該第一漂移區與該第二漂移區之間隔有部份該半導體區；形成一源極區於該閘極的第一側；以及形成一汲極區於該閘極的第二側，其中該汲極區延伸至該第一漂移區的第一部份中，以及其中該汲極區與該閘極之間隔有該第一漂移區的第二部份。
    [9] 如申請專利範圍第8項所述之功率金氧半場效電晶體的形成方法，更包括形成第二導電型的一井區，其中該井區連接該第一漂移區與該第二漂移區，以及其中該井區之邊緣與該閘極之間隔有第一漂移區的一額外部份。
    [10] 如申請專利範圍第8項所述之功率金氧半場效電晶體的形成方法，更包括：形成一介電層，且該介電層之第一部份位於該第一漂移區上並接觸該第一漂移區；以及形成一場板於該介電層上，其中該場板為導電性，且該場板之第一部份位於該介電層之第一部份上並對準該介電層之第一部份。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI524520B|2016-03-01|功率金氧半場效電晶體與其形成方法
    US9806174B2|2017-10-31|Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
    US9660074B2|2017-05-23|Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers
    US9892974B2|2018-02-13|Vertical power MOSFET and methods of forming the same
    JP2007227746A|2007-09-06|半導体装置及びその製造方法
    KR100790257B1|2008-01-02|반도체 소자 및 그 제조방법
    US8735997B2|2014-05-27|Semiconductor device having drain/source surrounded by impurity layer and manufacturing method thereof
    US7986004B2|2011-07-26|Semiconductor device and method of manufacture thereof
    TWI503983B|2015-10-11|半導體裝置及其製造方法
    US7705399B2|2010-04-27|Semiconductor device with field insulation film formed therein
    US8269274B2|2012-09-18|Semiconductor device and method for fabricating the same
    KR20110078621A|2011-07-07|반도체 소자 및 그 제조 방법
    US20140124858A1|2014-05-08|Semiconductor device and fabricating method thereof
    KR101469343B1|2014-12-04|수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
    JP2009224495A|2009-10-01|絶縁ゲート型半導体装置およびその製造方法
    TWI557904B|2016-11-11|半導體裝置及其製造方法
    JP2009088449A|2009-04-23|半導体装置およびその製造方法
    CN108574014B|2021-08-27|Ldmos器件及其制造方法
    KR20080006268A|2008-01-16|터널링 전계 효과 트랜지스터의 제조 방법
    US10910493B2|2021-02-02|Semiconductor device and method of manufacturing the same
    JP2010034147A|2010-02-12|絶縁ゲート型半導体装置およびその製造方法
    KR20100125955A|2010-12-01|반도체 소자 및 그 제조 방법
    JP2008124139A|2008-05-29|トランジスタおよびその製造方法
    TWI433311B|2014-04-01|具有自對準矽化物接觸的功率裝置及其製造方法
    TW201015715A|2010-04-16|Bipolar transistor and method for fabricating the same
    同族专利:
    公开号 | 公开日
    CN103137697B|2015-08-12|
    TWI524520B|2016-03-01|
    US20130134512A1|2013-05-30|
    US8664718B2|2014-03-04|
    CN103137697A|2013-06-05|
    KR20130061036A|2013-06-10|
    KR101381038B1|2014-04-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9793390B2|2015-06-18|2017-10-17|Delta Electronics, Inc.|Low miller factor semiconductor device|US4290077A|1979-05-30|1981-09-15|Xerox Corporation|High voltage MOSFET with inter-device isolation structure|
    KR0167273B1|1995-12-02|1998-12-15|문정환|고전압 모스전계효과트렌지스터의 구조 및 그 제조방법|
    KR100469373B1|2000-08-03|2005-01-31|매그나칩 반도체 유한회사|고전압 소자 및 그의 제조방법|
    GB0107405D0|2001-03-23|2001-05-16|Koninkl Philips Electronics Nv|Field effect transistor structure and method of manufacture|
    US6489203B2|2001-05-07|2002-12-03|Institute Of Microelectronics|Stacked LDD high frequency LDMOSFET|
    JP4568118B2|2003-01-29|2010-10-27|株式会社東芝|パワー半導体素子|
    JP4417677B2|2003-09-19|2010-02-17|株式会社東芝|電力用半導体装置|
    US7550783B2|2004-05-11|2009-06-23|Cree, Inc.|Wide bandgap HEMTs with source connected field plates|
    US8174073B2|2007-05-30|2012-05-08|Taiwan Semiconductor Manufacturing Co., Ltd.|Integrated circuit structures with multiple FinFETs|
    CN101320752B|2007-06-06|2010-08-11|旺宏电子股份有限公司|低开启电阻的横向扩散金氧半导体元件及其制造方法|
    CN101414627B|2008-12-01|2010-12-01|西安电子科技大学|绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法|US8823096B2|2012-06-01|2014-09-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Vertical power MOSFET and methods for forming the same|
    US9024324B2|2012-09-05|2015-05-05|Freescale Semiconductor, Inc.|GaN dual field plate device with single field plate metal|
    US9064868B2|2012-10-12|2015-06-23|Globalfoundries Inc.|Advanced faraday shield for a semiconductor device|
    JP2014209522A|2013-04-16|2014-11-06|富士通株式会社|半導体装置及びその製造方法|
    US9252260B2|2013-07-11|2016-02-02|Analog Devices Global|Semiconductor device, and a method of improving breakdown voltage of a semiconductor device|
    US9306055B2|2014-01-16|2016-04-05|Microchip Technology Incorporated|High voltage double-diffused MOSdevice and method of manufacture|
    US9269808B2|2014-02-21|2016-02-23|Vanguard International Semiconductor Corporation|Method and apparatus for power device with depletion structure|
    TWI570930B|2014-06-05|2017-02-11|世界先進積體電路股份有限公司|半導體裝置及其製造方法|
    CN105489648A|2014-09-18|2016-04-13|北大方正集团有限公司|射频横向双扩散金属氧化物半导体器件及制作方法|
    US9263574B1|2014-11-07|2016-02-16|Vanguard International Semiconductor Corporation|Semiconductor device and method for fabricating the same|
    US9590053B2|2014-11-25|2017-03-07|Taiwan Semiconductor Manufacturing Co., Ltd.|Methodology and structure for field plate design|
    US11164970B2|2014-11-25|2021-11-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Contact field plate|
    US10756208B2|2014-11-25|2020-08-25|Taiwan Semiconductor Manufacturing Co., Ltd.|Integrated chip and method of forming the same|
    US10629726B2|2014-12-16|2020-04-21|Vanguard International Semiconductor Corporation|High-voltage semiconductor device and method for manufacturing the same|
    CN106328523B|2015-06-15|2019-10-15|北大方正集团有限公司|射频横向双扩散mos器件的制作方法|
    US10177225B2|2015-08-12|2019-01-08|Mediatek Inc.|Electronic component and manufacturing method thereof|
    US9905428B2|2015-11-02|2018-02-27|Texas Instruments Incorporated|Split-gate lateral extended drain MOS transistor structure and process|
    US9871134B2|2015-12-21|2018-01-16|Taiwan Semiconductor Manufacturing Company Ltd.|Power MOSFETs and methods for manufacturing the same|
    US10205024B2|2016-02-05|2019-02-12|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor structure having field plate and associated fabricating method|
    US9954100B2|2016-03-24|2018-04-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Method and apparatus for high voltate transistors|
    US10825905B2|2016-06-01|2020-11-03|Taiwan Semiconductor Manufacturing Co., Ltd.|Thin poly field plate design|
    KR20180032397A|2016-09-22|2018-03-30|주식회사 디비하이텍|필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자|
    US10797123B2|2017-10-13|2020-10-06|Samsung Display Co., Ltd.|Display panel and method of fabricating the same|
    US10685886B2|2017-12-15|2020-06-16|International Business Machines Corporation|Fabrication of logic devices and power devices on the same substrate|
    KR20190109685A|2018-03-16|2019-09-26|매그나칩 반도체 유한회사|반도체 소자 및 이의 제조방법|
    KR102051752B1|2018-06-14|2020-01-09|매그나칩 반도체 유한회사|반도체 소자 및 그 제조방법|
    US10680100B2|2018-07-03|2020-06-09|Taiwan Semiconductor Manufacturing Co., Ltd.|Field structure and methodology|
    US10861946B1|2019-05-21|2020-12-08|Taiwan Semiconductor Manufacturing Co., Ltd.|Field plate structure for high voltage device|
    US11121225B2|2019-11-01|2021-09-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Field plate structure to enhance transistor breakdown voltage|
    KR102081561B1|2020-01-13|2020-02-26|매그나칩 반도체 유한회사|반도체 소자 및 이의 제조방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161565177P| true| 2011-11-30|2011-11-30||
    US13/348,463|US8664718B2|2011-11-30|2012-01-11|Power MOSFETs and methods for forming the same|
    [返回顶部]